量子電腦的瓶頸可能藏在一層薄膜裡：把濺鍍氣體從氬換成氪，鉭竟能在更低溫長成

量子電腦最科幻的地方在稀釋冷凍機，但最現實的瓶頸可能在鍍膜機

超導量子電腦的新聞通常聚焦在「幾個 qubit」「相干時間多長」「錯誤率多低」，但一顆元件要從單次實驗變成可重複製造的晶片，必須先過半導體製程最基本的考驗：材料能不能在合理溫度下穩定沉積、每片晶圓是否均勻、前面已經做好的結構會不會被後段高溫破壞。2026 年 8 月 18 日，Cornell 團隊在 *Nature Materials* 發表一項看似只改了一個製程氣體、實際上可能改變整合窗口的研究：把鉭薄膜濺鍍時常用的氬（argon）換成氪（krypton），在矽基板上最低約 200°C 就能促進 body-centred-cubic、也就是 bcc 相鉭的形成。Nature Materials｜原始研究

過去高品質 bcc 鉭直接沉積通常依賴超過 400°C 的基板溫度。對單一材料研究而言，400°C 不是不可接受的數字；但對已經堆疊多層金屬、介電層、接觸與其他敏感結構的晶圓來說，後段製程的每一次升溫都可能造成擴散、應力、介面反應或既有元件性能改變。能把形成所需相態的溫度往下推約兩百度，意義就在於「量子材料」開始更靠近「可整合製程」。

為什麼只是換一種惰性氣體，薄膜就可能長得不一樣？

磁控濺鍍不是拿氣體去和鉭做一般化學反應。惰性氣體在電漿中被電離後，離子撞擊靶材，把鉭原子打出來，再讓它們到基板表面成核、成長。氬與氪都可以扮演這個角色，但原子質量不同，碰撞時的動量傳遞、離開靶面的粒子能量分布以及抵達基板後的表面動力學都可能不同。研究結果顯示，氪濺鍍提供了有利於 bcc 鉭形成的條件，使所需晶相不必靠那麼高的基板溫度才能出現。

這裡要避免把一個結果簡化成「氪比較重，所以一定比較好」。薄膜成長牽涉壓力、功率、靶基距離、沉積速率、基板表面狀態、殘餘氣體與腔體歷史等多個變數。真正重要的是團隊建立了一個可實驗驗證的製程窗口，而不是找到一條任何濺鍍機都能直接套用的單變數公式。

Cornell Fatemi Lab 把這項工作列在其 2026 年材料與量子製程研究中，研究方向也明確聚焦「better materials and fabrication for superconducting quantum circuits」。Cornell Fatemi Lab｜Manuscripts 這個脈絡很重要：量子硬體競爭不只是找更奇特的量子態，也是在和晶圓製程的可重複性競賽。

鉭為什麼值得這麼麻煩？因為超導元件的損耗常常就藏在材料與介面裡

超導 qubit 並不是「電阻等於零」就自動沒有損耗。微波能量可能在表面氧化層、介面缺陷、介電材料、雜質、兩能階系統與不理想接觸中慢慢流失。鉭薄膜近年之所以受到重視，是因為以它製作的超導共振器與 qubit 展現出很高的性能潛力，但高品質鉭的相態、表面與矽介面同時受到沉積條件影響。

這次研究除了證明低溫 bcc 鉭，也量測了 coplanar-waveguide resonator，並指出氪濺鍍薄膜呈現緊密的性能分布。更值得注意的是，較高溫成長的薄膜反而呈現較高損耗，並與鉭—矽互相混合程度增加相關。這提醒工程師：溫度不是越高越能「退火變好」。對量子元件而言，高溫可能改善某些晶體問題，卻同時惡化介面，最後損失比得到的更多。

16.9 million 很漂亮，但不要把 quality factor 直接翻譯成「量子電腦好了多少倍」

研究團隊利用這些薄膜製作 transmon qubit，採用緊湊的 20 微米電容間隙，品質因子最高達 16.9 million。這是重要結果，因為它證明低溫氪濺鍍的材料不是只在結構分析裡好看，而能進入實際超導量子元件。

然而 quality factor 是描述能量儲存相對於損耗的指標，不能單獨等同整台量子電腦的演算法錯誤率、閘門保真度或可用 qubit 數。元件還有 Josephson junction、封裝、讀出、串擾、磁通、微波線路與控制電子等限制。材料突破的價值，是把其中一個重要損耗來源與製程限制往前推，而不是宣布量子計算的所有瓶頸已經解決。

真正的「可擴張」要從一片好元件，走到很多片晶圓都差不多

論文標題使用 scalable，工程上最嚴格的問題於是自然出現：同一套氪濺鍍條件在不同腔體、不同靶材壽命、不同晶圓位置與數十批次之後，還能維持相同相態與損耗嗎？晶圓中心和邊緣的厚度、應力與晶粒是否一致？氪氣的供應與成本是否會影響量產？腔體從其他金屬切換到鉭後，交叉污染如何控制？這些都會從「材料論文」變成「製造工程」問題。

還有更現實的整合問題。所謂 BEOL 相容，不只看最高溫度是否低於某個門檻，還包括材料是否會污染既有設備、是否需要特殊清潔、光刻與蝕刻是否兼容、表面在後續空氣暴露或封裝前如何變化，以及 Josephson junction 製程能否在同一流程裡保持良率。200°C 是一扇門打開了，不代表整條量產走廊已經鋪好。

物理學家與晶圓廠工程師其實在回答兩種不同的「什麼叫成功」

這篇最值得做雙向知識的地方不是原住民族議題，而是學科之間的知識互修。量子物理學家會問：最低損耗是多少、相干性多好、材料缺陷如何影響量子態？製程工程師則會問：三西格瑪分布多寬、wafer-to-wafer 漂移多大、設備多久要保養、異常批次能不能追溯、熱預算是否吃掉其他製程餘裕？兩邊的最佳化目標可能衝突。

如果物理實驗只挑出全晶圓最好的幾顆元件，晶圓廠會認為證據不足；如果製造端只要求厚度均勻，卻不量測微波損耗，量子研究者也無法判斷那些「均勻」是否真的對 qubit 有用。真正可擴張的量子製造，需要把材料結構、共振器損耗、qubit 性能與製程統計放在同一張圖上。

從論文最佳值走向製造規格，還缺一套「量子版 SPC」

如果這項方法要走向晶圓級製造，下一步不只是再做出一顆更高品質因子的元件，而是建立能把薄膜狀態與量子性能連起來的統計製程控制。傳統晶圓廠會追蹤膜厚、片電阻、應力、顆粒與均勻性；量子製程還需要把晶相、表面與介面品質、微波損耗以及最終 qubit 的分布一起納入。否則一批晶圓即使在一般材料量測上「全部合格」，仍可能在毫開爾文環境下呈現完全不同的損耗。

這也意味著量產不能只靠破壞性分析找到原因。工程端需要設計可在製程途中快速量測、又能預測低溫表現的代理指標，再用抽樣低溫測試持續校準它。當設備保養、靶材老化、基板批次或腔體歷史改變時，這些指標必須能提早顯示漂移。真正的 scalable，不是把同一個 recipe 複製到更大的機台，而是讓每一次偏離都能被看見、被追溯、被修正。

此外，氪氣本身也應放進製造帳本。研究證明的是它在特定濺鍍條件下帶來的材料與元件優勢；工廠還要比較氣體供應、回收、設備吞吐量與整體成本。即使氪單價高於常用氬氣，只要它能降低熱預算、減少介面損耗或提高可用晶圓比例，總成本仍可能合理；反過來，如果製程窗口太窄、設備改造過大，漂亮的材料結果也未必能轉成產線優勢。這些問題需要跨批次資料，而不是單一最高值回答。

量子製程的良率，最後還是要從「最好的一顆」改成「整片晶圓的分布」

學術論文很自然會報告最佳共振器或最佳 qubit，但量產決策更在乎中位數、尾端失敗與跨晶圓漂移。若同一片晶圓只有少數位置達到極高品質因子，對研究突破仍有價值，對系統整合卻可能代表選料與測試成本過高。下一階段應把晶圓位置、薄膜結構、微波損耗與元件結果對齊，建立能追查「哪一種製程偏移最後變成量子損耗」的資料鏈。

這也會改變設備工程的角色。靶材老化、腔體清潔、基板前處理、抽真空歷史與批次等待時間，在傳統製程裡可能只是製造參數，在量子元件裡卻可能透過表面或介面缺陷被放大。只有當這些變因能被統計監控，低溫氪濺鍍才會從一個很好的 recipe，變成可以交接給不同班別、不同設備與不同工廠重複執行的製程規格。

台灣真正能切入的，也許不是「自己發明所有 qubit」，而是把量子材料變成可靠製程

台灣長期累積的薄膜、真空、晶圓整合、封裝、良率與設備工程能力，和這類問題有天然交集；但不能因此直接推論現有 CMOS 產線可以無縫製造超導 qubit。量子元件的污染容忍、低溫性能、表面處理與 Josephson junction 都有特殊要求。最有價值的策略，是把既有製造方法帶進量子材料，同時接受量子物理對「缺陷」的定義可能比傳統電性規格更苛刻。

氪氣換掉氬氣的故事因此很迷人：它提醒我們，下一個量子硬體突破不一定是一個全新的物理理論，也可能是一位製程工程師在腔體裡調整一個看似普通的參數。當一層幾十到幾百奈米的薄膜能在更低熱預算下長成、而且性能分布更可控，量子電腦才真正從實驗室「最好的一顆」向製造業「每一批都要差不多」跨出一步。